|
|
钻瓜专利网为您找到相关结果 2101819个，建议您 升级VIP下载更多相关专利
- [发明专利]时钟同步电路-CN01133921.7无效
-
加藤光司;大岛成夫
-
株式会社东芝
-
2001-08-20
-
2002-04-24
-
G11C11/4063
- 本发明提供一种时钟同步电路,使得在读取以外的方式中,时钟同步电路不消耗电流。根据情况使时钟同步电路停止和再起动。具体地说,在不需要同步时钟的场合,例如,在待机、激活、刷新、写入时等的读取以外的方式时,使时钟同步电路停止。另外,在读取时,为了输出数据,使同步时钟成为必要,使时钟同步电路工作,并生成同步时钟。在读取方式中,考虑时钟同步电路的再起动和前同步信号,将从读取命令被输入到实际上数据被输出所需要的时钟数,即,将CL设置为3以上。
- 时钟同步电路
- [发明专利]时钟同步电路-CN202010418420.7在审
-
陈忱;袁玉帛
-
上海兆芯集成电路有限公司
-
2020-05-18
-
2020-08-14
-
H03L7/087
- 本发明公开一种时钟同步电路，该时钟同步电路包括：一时钟相位调整器、一时钟采样器，及一控制器。该时钟相位调整器接收一第一时钟，并且依据一第一控制信号，调整该第一时钟的相位，用以输出一第二时钟，使得该第二时钟的相位实质相等于该第一时钟的相位；以及依据一第二控制信号输出一第三时钟，并且该第三时钟的相位响应于该第二控制信号的电压大小该时钟采样器依据该第一时钟与该第二时钟的相位先后输出一指示信号。该控制器接收该指示信号，并且依据该指示信号对应地输出该第一控制信号给该时钟相位调整器。
- 时钟同步电路
- [发明专利]时钟同步电路-CN200380104371.4无效
-
洛伦佐·迪格雷戈里奥
-
印芬龙科技股份有限公司
-
2003-11-14
-
2006-01-04
-
G06F1/12
- 一种同步第一时钟信号(Φ功能模块(2)的数据传输，从由第一时钟信号(Φ(fΦ1)同步的第一功能块(2)数据传输到由第二时钟信号(Φ2)在相对低的时钟频率(fΦ2)同步的第二功能块(3)，其中时钟同步电路(24)包括取样单元(30)，为了产生取样值(S)和取样的第二时钟信号(Φ钟信号(Φ1)取样第二时钟信号(Φ2)；逻辑电路(38)，使用第一时钟信号(Φ1)同步，从逻辑电路(38)的输出(42)在第一时钟信号(Φ(S)或产生的边缘检测值(E)作为重建的第二时钟信号(Φ收使能信号之前，在输出值(S，E)后复位逻辑电路(38)的输出(42)，其中，如果在接收使能信号前产生的边缘检测值(E)是逻辑高，则逻辑电路(38)产生边缘太早信号(ETE)，如果在产生的边缘检测值(E)是逻辑高前接收了使能信号，则产生边缘太迟信号(ETL)；信号延迟电路(44)，使用第一时钟信号(Φ和边缘太迟信号(ETL)，用可变时间延迟(τ)延迟重建的第二时钟信号(Φ2′)。
- 时钟同步电路
- [发明专利]时钟同步电路和时钟同步装置-CN202310515482.3在审
-
沈捷;余显斌;戴胜男
-
之江实验室
-
2023-05-06
-
2023-07-28
-
H04W56/00
- 本申请提供一种时钟同步电路和时钟同步装置。时钟同步电路用于多个模数转换器或数模转换器之间的时钟同步，时钟同步电路包括时钟源、主时钟电路和多个从时钟电路。时钟源用于输出参考时钟源信号。主时钟电路与时钟源连接，用于接收参考时钟源信号并输出SYNC同步脉冲和低频参考时钟信号。多个从时钟电路与多个模数转换器或数模转换器一一对应连接，多个从时钟电路与主时钟电路连接。本申请提供的时钟同步电路通过设置多个从时钟电路，可以避免PCB走线误差对高频时钟造成时序失配和相噪恶化，以简单、可靠和低成本的方式实现多通道和低相噪采样系统的整个时钟树。
- 时钟同步电路装置
- [实用新型]加速卡及DU设备-CN202020612097.2有效
-
孙立新;袁丹锋
-
深圳佰才邦技术有限公司
-
2020-04-22
-
2020-10-23
-
H03L7/16
- 本申请公开了一种加速卡及DU设备，该加速卡包括本体、时钟同步电路和现场可编程门阵列芯片，所述时钟同步电路包括天线、接收电路、参考时钟提供器件和同步时钟输出电路，所述天线设置于室外，所述接收电路、所述参考时钟提供器件和所述同步时钟输出电路分别设置于所述本体；所述天线与所述接收电路相连，所述接收电路、所述参考时钟提供器件分别与所述同步时钟输出电路相连，所述同步时钟输出电路与所述现场可编程门阵列相连。本申请的加速卡通过设置有时钟同步电路，通过该时钟同步电路能够为现场可编程门阵列芯片FPGA及系统其它器件提供同步时钟信号，从而使该加速卡能够满足基站的场景应用。
- 加速卡du设备
- [实用新型]时钟同步信号传输电路-CN201020232205.X有效
-
王佳承;韦炳舜;韩寅驰;查章其;王文忻
-
国核自仪系统工程有限公司
-
2010-06-21
-
2011-01-12
-
H04J3/06
- 本实用新型涉及时钟信号传输技术领域，特别涉及一种用于同步主从设备时钟信号的时钟同步信号传输电路。所述时钟同步信号传输电路，其特征在于：包括一个同步时钟发送单元和多个同步时钟接收单元；所述同步时钟发送单元包括同步时钟发送模件、RS485发送电路，所述同步时钟发送模件连接并输出TTL电平至RS485发送电路；所述同步时钟接收单元包括同步时钟接收模件、RS485接收电路，所述RS485接收电路连接并输出TTL电平至同步时钟接收模件；所述RS485发送电路连接并输出RS485差分电平至各RS485接收电路。本实用新型提供的电路，能提高时钟同步信号在多电路或多模件之间的传输质量和驱动能力，而且抗干扰能力强，适用于主从设备时钟信号的同步传输。
- 时钟同步信号传输电路
- [发明专利]时钟同步电路和主板-CN202111639054.9在审
-
赵景太;陈晓娟;石磊;马聪
-
曙光信息产业股份有限公司
-
2021-12-29
-
2022-05-10
-
G06F1/12
- 本申请涉及一种时钟同步电路和主板。该时钟同步电路包括主处理电路和至少一个从处理电路，主处理电路分别与各从处理电路连接。其中，主处理电路，用于获取时钟信号，将时钟信号同步至主处理电路中的至少两种总线，以及将时钟信号传输至各从处理电路；从处理电路，用于将主处理电路传输的时钟信号同步至从处理电路中的至少两种总线。在本申请中，主处理电路将时钟信号同步至从处理电路中，使得主处理电路和从处理电路中的时钟信号是同源时钟。进一步地，主处理电路和从处理电路各自将时钟信号同步至处理电路中的至少两种总线，使得至少两种总线上的时钟信号是同步的。
- 时钟同步电路主板
- [发明专利]一种数据处理装置-CN201980093220.4有效
-
胡敏杰
-
华为技术有限公司
-
2019-02-28
-
2022-11-18
-
H04L7/00
- 本申请提供了一种数据处理装置，该数据处理装置包括第一时钟频率合成电路、第二时钟频率合成电路和同步处理电路，第一时钟频率合成电路和第二时钟频率合成电路分别用于利用母时钟信号对第一时钟域和第二时钟域的时钟信号进行时钟同步，产生第一同步时钟信号和第二同步时钟信号，同步处理电路利用第一同步时钟信号控制缓存电路的数据写入，并利用第二同步时钟信号同步地控制缓存电路的数据读出，以实现跨时钟域数据传递延时固定。本申请还提供一种数据处理装置，该数据处理装置通过利用第二时钟信号对第一时钟信号进行时钟同步，从而实现采用同步处理电路进行跨时钟域数据传递，也能实现跨时钟域传输延时固定。
- 一种数据处理装置
|
